• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1980001124A1
    申请号:PCT/JP1979/000285
    申请日:1979-11-06
    公开日:1980-05-29
    发明作者:F Asami
    申请人:Fujitsu Ltd；F Asami；
    IPC主号:H03F3-00
    专利说明:
    [0001] 明 細 書
    [0002] 発明の名称
    [0003] 増幅回路 .
    [0004] 技術分野
    [0005] 本発明は増幅回路に関 し、' 更に詳細に述べる と 2
    [0006] 個のィ ンバークが縦続に接続され、 第 1 のィ ン バ 一 タ の入出力端子間を抵抗 （ 抵抗 0 の場合を含む ） で
    [0007] 接続する こ とに よって、 第 2 のイ ンバータ ¾最も利
    [0008] 得の高い状態にバイ ァス して使用する増幅回路に関
    [0009] する。
    [0010] 背景技術
    [0011] 従来の、 2 個のィ ンバ ータ を用いた増福回路は.、
    [0012] 第 1 図に示さ れる。
    [0013] 第 1図において、 端子 の入力信号は コ ンデ ン
    [0014] サ ^ ¾経てイ ンバ一タ の入力に加え られる。
    [0015] イ ン バ ータ エ i はその入出力端の間を抵抗 に よ
    [0016] つて短絡されている。 イ ン ノ 一タ ェ 1 の出力は イ ン
    [0017] バ一タ 1 2 を経て端子 T。 に出力さ れる。
    [0018] この よ う な増幅回路を構成する各ィ ン バ 一 タ の入
    [0019] 力 と 出力の関係は第 2 図に示さ れる。
    [0020] 第 2図において、 Αは第 1 図の状態における イ ン バ一タ の入力 と 出力 V0 _ iとの関係を示して
    [0021] いる。 イ ンバ一タ エ i は負帰還がかかっているので
    [0022] その入出力特性 A は一般に直線であ j 、 特に抵抗 E
    [0023] の値力 S 0 の と き は τ→ = Ύο - ι ^あって特性 Αは 4 5 -
    [0024] OMPI IPO ^ J の傾斜を有する直線である。 一方、 B はイ ン バ ータ ェ 2 の入力 Vl- 2と 出力 V0- 2の関係を示 している。 ィ ンバーク 12 は負帰還を有 しないのでその利得は非 常に高い。 また第 1 図の接続か ら Vo-i = -2 である。
    [0025] 今、 両特性 A , B の交点を C とする と 、 C点はィ ンバーク 12 の入力がバ イ ア スされる点を示してお
    [0026] ] 、 抵抗 Ri ¾ o にする こ とに よって、 c点は特性
    [0027] B の中央の最も利得の高い部分 ^:設定される こ とが 示される。 従って入力 ΥΪ- の小さな変化に よって出 力 v。_2に大きな変化を取 ] 出すこ とができ る。 この よ う に して ィ ンバ 一タ をそ の利得が最大の状態で用 いた増幅回路を実現する こ とがで き る。 なお、 両 ィ ン バ 一タ に同一の特性を与える こ とは、 例えば
    [0028] C M O Sで構成する場合、 その利得定数 を等し く す る こ とに よって容易に達 される。
    [0029] と ころで、 半導体装置 製造技術が進むにつれて、 素子の高集積化が図 られ、 従来、 別個の半導体チッ プ上に形成された夫々 異な る機能をも った回路が同 一の半導体チッ プ上に形成 れる よ う になつてき た。
    [0030] 例えば、 自動車に塔載される 力一 ラ ジオ と、 時計 (特にディ ジタ ル時計 ） についてみる と以下の よ う ¾集積回路が考え られる。
    [0031] 即ち、 カ ー ラ ジオ においては選局のための位相同 期 ( Phase Locked Loop , 一般に Ρ と称す ) 回 路 ¾傭えてお 、 この P L L回路は局発信号 ¾作 ]
    [0032] OMPI V IFO 出すために、 水晶発振器か らの発振信号を所望の周 波数信号に変換するための分周回路および先に説明 した構成の入力増幅回路等を具備 している。
    [0033] こ の よ う な夫 々機能の異なった回路から構成され る P L L 回路を同一の半導体チ ッ プ上に形成する こ とは、 力一 ラ ジオの製造を極めて容易にする。
    [0034] 一方時計において も逐次、 カ ウ ン タ を動作させる ために、 やは 発振周波数の安定 した水晶発振器と この発振信号か ら所望の周'波数信号を得るため の分 周回路が必要である。 .
    [0035] そ こ で、 水晶発振器 と 分周 回路の一部を カ ー ラ ジ 才 と時計 と で共用.す る こ と に よ 全体の構成 ¾簡略 ィ匕する こ とができ る。
    [0036] と ころが、 力一ラ ジオ と時計と ではその使用法に 大き な相違がある。
    [0037] 即ち、 力一 ラ ジオは車内の入が放送を聴取 し ょ う とする時にス ィ ッ チ オ ン さ れ、 例えば車か ら離れる 様 ¾場合には ス ィ ツ チオ フ さ れる。
    [0038] 一方、 時計は車内の入にかかわ ¾ 〈 常に動作し ている必要があ ] 、 人は望む時にそれを見るにすぎ ない。
    [0039] 従って P L L 回路の分周回路を時計用 と して併用 する場合には 力 一 ラ ジォを聴取 しない時に も集積回 路の電源を断にする ことはでき な い。
    [0040] しかし、 こ の P L L 回路において入力増幅回路が
    [0041] OMPI
    [0042] / IPO C M O S ( Complimentary Metal Oxide Semi conductor ) に よ ！） 構成さ れている場合、 各イ ンパ一タ お よび内 部回路に おいて P チャネ ル ト ラ ン ジス タ と 、 n チヤ ネ ル ト ラ ン ジ スタ と が同時に導通状態 と な 、 定常 的に電流が流れるので、 力一 ラ ジオ を使用 してい な い時に も 入力増幅回路で電力が多 く 消費されて しま う 。 ·
    [0043] こ の こ と は、 電源 と して蓄電池 を用 いる車載用電 子機器 と しては極めて好ま し く ない こ と で あ る -。
    [0044] 発明の開示
    [0045] 本発明の 目 的 ^その非動作時に電源を切る こ と な く 、 消費電力を減少さ せ.る こ とがで き る増幅回路を 提供する こ と にある 。
    [0046] 本発明に よれば、 p チ ャネ ルの ト ラ ン ジ ス タ と n . チャネ ルの ト ラ ン ジス タ とを直列に接続 して な る第' 1 お よび第 2 のィ ン バ ータ を縦続に接続 して構成 し ； た増幅回路に、 所定の制御電圧が印加さ れた と き 導 通 して前記第 1 のイ ンバ 一タ ¾構成する両 ト ラ ン ジ - ス タ の ゲ一 ト をそれぞれの ド レ イ ン に接続する第 1 ： お よび第 2 の制御用 ト ラ ン ジス タ と 、 前記所定の制 御電圧が印加され ¾い と き 導通 して前記第 1 の ィ ン ' バ一タ を構成する両 ト ラ ン ジス タ の ゲ一 ト ¾それぞ れ電源ま たは接地に接続する第 3 お よび第 4 の制御 用 ト ラ ン ジス タ と 、 前記所定の制御電圧が印加さ れ ない と き 導通 して前記第 2 の ィ ン バ 一タ ¾構成する
    [0047] O PI
    [0048] WIPO 両 ト ラ ン ジ ス タ のゲ一 卜を と も に電源ま たは接地の 電位に固定する第 5 の 卜 ラ ン ジス タ とを設ける こ と に よ 、 不使用時に電源を切断する こ と な く 消費電— 力 を減少させる こ とができ る。
    [0049] 図面の簡単な説明
    [0050] 第 1 図は従来の、 ィ ン バ 一タ を用いた増幅回路の 構成を示す図、 第 2 図は第 1 図の増幅回路における 入出力の関係を示す特性図、 第 S 図は本発明 よる 増幅回路の一実施例の構成を示す回路図、 第 4 図は 第 3 図に示す増幅回路を ラ ジ ォ受信回路に適用 した 回路例を示す である 。
    [0051] 発日 を実 ^するため の最良の形態
    [0052] 以下、 第 3 図を参照 して本発明の好ま しい実施例 にっき説明する。
    [0053] 第 3 図において、 Pi ， P2 ， P3 ， Ρ4 , P5は p チヤ ネ ノレ ト ラ ン ジ ス タ 、 Νι ， Ν2 ， Ν3 ， Ν4 , Ν5 ， Ν6 は ϋ チ ヤネ ノレ ト ラ ン ジ ス タ 、 Ci は コ ン デ ン サ 、 Τι は入力端子、 Τ。 は出力端子、 T c は制御端子、
    [0054] V DDは正電源である 。
    [0055] 尙、 ト ラ ン ジ ス タ ？2 , N2 と ： P3 ， N3 とは利得定数 がそれぞれ等し く ¾る よ う に構成さ れてお ]) 、 ト ' ラ ン ジ ス タ P2 ， N2は第 1 の イ ンバ一 タ と して、 ト ラ ン ジ ス タ P3 ， N3は第 2 の ィ ン バ 一 タ と して動作する。
    [0056] 第 1 の ィ ン ノ 一 タ の ト ラ ン ジ ス タ Ρ2 , N2の ゲ ー ト をそれぞれの ド レ イ ン と接続した構成が第 1図に示 される従来の増幅回路の よ D具体的な回路である 0.. この'よ う る従来の増幅回路とは異 ]) 、 本発明に よる増幅回路では、 所定の制御信号が制御 S子 T c に印加されたと き導通して第 1 のィ ン パ 一タ を構成 する ト ラ ン ジ ス タ ： P2 および N 2 のゲ一.ト をそれぞ れの ド レ ィ ン に接続する第 1 および第 2 の制御用 ト ラ ン ジ ス タ N 1 およ び P 4 と 、 前記所定の制御信号 が ロ ー レ ベ ルの と き導通して前記第 丄 のィ ンバーク を構成する ト ラ ン ジ ス タ P 2 'および N 2 のゲー ト を それぞれ電源 ま たは接地に接続する.第 3 お よび 第 4 の制御^ ト ラ ン ジ ス タ および N 4 と 、 前記 制御信号が ロ ー レベ ルの と き導通 して第 2 のィ ン バ 一タ ¾構成する ト ラ ン ジス タ お よ び N 3 の ゲ一 ト を と も に接地電位 （ 電源電位 で も よい ） に固 定する第 5 の ト ラ ン ジ ス タ N 6 と これ らの ト ^ン ジ ス タ を上記の通 J 動作させるための 、 ト ラ ン ス タ P 5 および N 5 よ ] 成る イ ンバ一タが設け られて
    [0057] この様な第 3 図の回路を増幅器と して動作さ令よ う とする と き は制御端子 T c にハイ レベ ル の信号を 与える。 これに よつて ト ラ ン ジ ス タ Ni , P4 が導通' 状態 と なって、 ト ラ ン ジ スタ Ρ2 , N2のゲ一 ト をそれ ぞれの ド レ イ ン と導通させる 。 従って ト ラ ン ジ ス タ P2 ， N2か らなる第 1 のイ ンバ一タはその入出力端の. 間が短絡されて、 第 1図における イ ンバ ー タ ェ 丄 と
    [0058] ΟΚΪΡΙ
    [0059] WiPO 同 じく 入力電圧と 出力電圧とが等 し く なる。 ト ラ ン ジ ス タ P2 ， N2か らなる第 1 の ィ ン バ ー タ と、 ト ラ ン ジ ス タ P3 ， N3力 ら る第 2 の ィ ン バ 一 タ とは同 じ利 得定数 'を有するか ら前述の説明と 同様に して ト ラ ン ジ ス タ ϊ>3 , N3力 らな る第 2 の ィ ンバ 一 タ は 、 最 も 利得が高い状態にバイ ァ スされ、 所要の入力ア ン プ 回路 と して動作する。
    [0060] 次に増幅器と して動作させないと き は、 制御端子 T c に 口 一 レベ ル の信号を与える。 これに よつて ト ラ ン ジ.ス タ Ρ5 , N5か らな る ィ ン バ 一 タ の出力カ ハ イ レベ ル にな る。 徒って ト ラ ン ジ ス タ ！3 i , N4は導通 し 卜 ラ ン ジ ス タ N ， Ρ4は遮断される 。 故に ト ラ ン ジ ス タ Ρ 2 と Ν 2 のゲー ト はそれぞれ電源 VDD と接地に 接続されて遮断状態 とな ] 、 従って、 第 1 の イ ンバ
    [0061] —タ を通じて電源 ， 接地間に電流が流れない。
    [0062] 同時に ト ラ ン ジ ス タ N 6 が導通 して、 ト ラ ン ジ ス タ P3 ， N3力 らな 第 2 のィ ン バ 一タの入力は ロ ー レ ベ ル と な 、 従って端子 T。 における第 2 のイ ンバ —タ の出力はハ イ レ ベル に固定される。 これに よつ て第 3 の ィ ンバ ータ を通 じて電源 ， 接地間に電流が 流れる こ とはな く な る。 さ らに出力端子 Τ。 力 ら後 に接続される 回路に も 電流は流れない。 ト ラ ン ジ ス タ Ν 6 は こ の よ う に ト ラ ン ジ ス タ Ρ2 , Ν2の遮断に よ つて ト ラ ン ジ ス タ Ρ2 , Ν2の中点の電位が不定と な j ト ラ ン ジ ス タ P3 ， N3力 らなる第 2 の ィ ン バ一タ を通 じて電源 ， 接地間に電流が流れる こ とを防止 してい る 。 従って ト ラ ンジ ス タ N 6 を ト ラ ン ジス タ P2 ， N2 の中点と 電源間に接続 して導通時.第 2 の ィ ンバ一 タ P3 ; N3の入力を電源電圧と し、 端子 ！1。 における第 の ィ ンバ ータ の出力を 口 一 レベルに固定 して も よ い o
    [0063] こ う して端子 T Q の出力が、 ハ イ レべル又は 口 一 レベルに固定される と、 こ の増幅回路の後に接続さ れる回路が C M O Sを用いている場合には C M 0 S の P チャ ネ ル ト ラ ン ジス タ と N チ ャ ネ ル ト ラ ン ジス タ の 一方が遮断され 電力消費を減少させる こ とカ でき るため、 本発明は C M O S .を用いて構成された集積回 路において特に有効である。
    [0064] 第 4 図は、 第 3 図に示す増幅回路を適用 した回路 の好ま しい実施例であ 、 特に ラ ジオ受信器の： P LL 回路の分周回路を時計用の分周回路の一部 と して共 用 した回路である。 '
    [0065] ： P L L 回路は、 電圧制御発振器 5 ， 入力増幅回路 ， プ ロ グ ラ ム カ ウ ンタ 8 ， 水晶発振器 9 , 分周回 路 1 0 ， 位相検出回路 1 1 ， 低域通過フ イ ルク 1 2 を有 している。
    [0066] P L L 回路内の プ ロ グ ラ ム カ ウ ンタ 8 は ラ ジオの 聴取者が選局する こと によって、 その端子 ti， t2… t n の う ち選択 した局に応 じた所定の端子に信号が 印加され、 プ ロ グ ラ ム カ ウ ン タ の分周比が設定され
    [0067] OMPI WIPO る
    [0068] 電圧制御発振器 5 からは混合器 2 に対して被選択 局の.局発信号が出力されて お ] 、 この信号を入力増 幅回路 7 で増幅 した後、 プ ロ グ ラ ム ウ ン タ 8 に入 力する。
    [0069] 入力された信号は、 プロ グラ ム カ ウ ンタで端子 1 ， … t n に印加された信号に応 じて周波数変換 され、 位相検出囪路 1 1 において、 水晶発振器 9 か らの出力を分周 した信号と位相が比較さ れる。
    [0070] 電£制御発振器 5 の出力周波数が所定の局発信号 o周波数よ 変動 した場合、 位相検出回路 1 1 か ら は検出出力が生じて、 低域通過 フ ィ ル タ 1 2 を経て 電圧制御発振器 5 に与え られる。
    [0071] 従って電圧制御発振器 5 は前記検出出力に よ 制 御されて所定の局発信号の周波数に戾される。
    [0072] この よ う に して混合器 2 に対 して安定した局発信 '号が与え ら れる の で、 ア ンテ ナ 1 で受けた放送電波 信号は混合器 2 ， 中間周波増幅器等通常の受信回路 を経てス ピー カ 4 よ ]) 良好 ¾状態で出力される。 一方、 この P L L 回路内の水晶発振器 9 は時計のク ロ ック発生源 と して も用い られている。
    [0073] 水晶発振器 9 か らの信号は前記分周回路 1 0 に入 力され、 その出力は前に説明 したよ う に位相検出回 路 1 1 に 入力されるが、 所望の分.周出力はさ らに時 計用の分周回路 1 3 に入力されて分周され、時計回路 1 4 を駆動する例えば 1秒のク ロ ッ ク信号 と な る 。
    [0074] 時計回路 I 4 では、 特に図示 しな いが、 カ ウ ン タ が前記 1秒周期のク 口 ッ ク信号を受ける と共に 、 例 えば液晶を用いた表示器に よって カ ウ ンタ の内容を 表 7Kする 0
    [0075] こ の よ う な 回路を構成する に際 して、 第 4 図に示 す よ う に入力増幅回路 7 ， プ ロ グ ラ ム カ ウ ンタ 8., 分周回路 1 0 お よび 1 3 ， 位相検出回路 1 1 ， 低域 通過 フ ィ ルタ 1 2 を含むブ ロ ッ ク 6 を同一半導体チ ッ プ上に形成 した場合、 ラ ジオ を聴取 しな い時に
    [0076] て も 、 分周回路 1 0 ， 1 3 は動 1乍させて かねば な ら な い ので、 チ ッ プに印加 している 電源を斬 と す る こ とはでき ない。
    [0077] そ こで、 第 s 図に示した本発明 に よ る増幅回路の 入力端子 T i を電圧制御発振器 5 の 出 力端に 、 出 力端子 To を プ ロ グ ラ ム カ ウ ン タ 8 の入力端子に接 続して入力増幅回路 7 と して用い る こ と に よ 、 ラ ジォを聴取 しない時には制御端子 T c に 口 一 レ ベ ル 信号を入力する こ と に よ 、 増幅回路 ¾非動作状態 にする こ とができ 、 電源を断 と する こ と な く 消費電 力を戚少させる こ とがで き る。 · 尙、 制御端子に印加する制御信号は例えば第 4 図 に示すよ う に ラ ジオのパ ワ ース ィ ッ チ 1 5 ¾用いて 作 ] 出す こ と がで き る 。 即 ち、 ラ ジオ ¾オ ン した時 にはス ィ ツチ 1 5 の接点はオ ン側 と な ] 電源電位
    [0078] O PI
    [0079] VvIPO V DD ( ハ イ レ ベ ル ） が制御端子 T c に印加され、 ラ ジォをオ フ した時にはス ィ ツ チ 1 5 の接点はオ フ側 に切替って接地電位 （ π — レ べ ル ） が制御端子 T c に印加される。 さ らにパ ワ ー ス イ ッチの他にも 自動 車のス タ ー ト キ一を用いキ 一 ィ ン した時にハイ レ べ ル 、 キーをはずした時に ロ ー レ ベ ル の信号を端子 Tc に印加 しても よい。.
    [0080] ¾上説明 したよ う に、 本発明の増幅回路によれば 制御端子にハイ レベ ル の信号を印加 したと き はイ ン バ ータ を用いた増幅回路と して動作し、 制御端子に 口 — レ ベル の信号を印カ卩したと き は、 増幅器 と して 動作しな く な る と と も に、 増幅回路を構成する ィ ン バ 一タ を通じて電源 ， 接地間に電流が流れる こ と ¾ 防止でき 、 従って増幅回路と して使用 しないと き無 用な電力消費が生じる こ と を防止する こ とができ て 優れた効果が得られる。
    权利要求:
    Claims

    請 求 の 範 囲
    L それぞれ p チ ャ ネ ル ト ラ ン ジ ス タ と n チャ ネ ル ト ラ ン ジ スタ とを直列に接続してなる第 1 および 第 3 のィ ン バ 一タ を縦続に接続 して構成された増 幅回路.に.おいて、 該増幅回路の動作時に該第 1 の ィ ン バ 一タの両 ト ラ ン ジ スタ のゲー ト をそれぞれ の ド レ イ ン に接続する第 1 の手段と 、 動作時に 該両 ト ラ ン ジ ス タのそれぞれの ゲー ト を、 該両 ト ラ ン ジ スタ ¾遮断する電位に接锈する第 2 の手段 を具備する こ とを特徵とする増幅回路。
    Z 前記第 2 の ィ ン バ ータ には前記増幅回路の非動 作時に第 2 の ィ ン バ ータ を構成する前記 p チヤネ ル ト ラ ン ジ スタ と n チ ャ ネ ル ト ラ ン ジ ス タ の一方 を遮断する第 3 の手段を具備する請求の範囲第 1 項記載の増幅回路。
    Z. 前記第 1 の手段は、 それぞれ前記第 1 の イ ン バ
    —タを構成する前記 P チ ャ ネ ル ト ラ ン ジ スタ と II チ ャ ネ ル ト ラ ン ジ ス タ の各ゲ一 ト と前記第 1 の ィ ン バ 一タ の入力線 との間に接続された二つの ト ラ ン ジ ス タ を含む請求の範囲第 1項記載の増幅回路
    前記第 2 の手段は、 それぞれ前記第 1 の ィ ン バ
    —タ を構成する前記 P チ ャ ネ ル ト ラ ン ジ スタ と 、 n チ ャ ネ ル ト ラ ン ジ ス タ の各ゲー ト と霉源または 接地間に接続された二つの ト ラ ン ジ スタ を含む請 求の範囲第 1項記載の増幅回路。
    O PI
    / IPO-" 3
    5. 前記第 3 の手段は第 2 のイ ン バ タ の入力線 と 電源ま たは接地間に接続された ト ン ジ スタを含 む請求の範囲第 2 項の増幅回路。
    ΟΜΡΙ WIPO
    类似技术:
    公开号 | 公开日 | 专利标题
    US5623222A|1997-04-22|Voltage converting circuit and multiphase clock generating circuit used for driving the same
    US5414308A|1995-05-09|High frequency clock generator with multiplexer
    US7271640B2|2007-09-18|Mixer circuit with bypass and mixing modes having constant even order generation and method of operation
    US6335952B1|2002-01-01|Single chip CMOS transmitter/receiver
    US6246271B1|2001-06-12|Frequency multiplier capable of generating a multiple output without feedback control
    EP0147598B1|1988-05-18|Clocked differential cascode voltage switch logic circuit
    US7366489B2|2008-04-29|Mobile communication apparatus
    US7009424B2|2006-03-07|Single supply level shifter
    US7920012B2|2011-04-05|Semiconductor device
    US7145409B2|2006-12-05|Low power quadrature voltage controlled oscillator using back gate
    US6512408B2|2003-01-28|Mixer structure and method for using same
    US7705647B2|2010-04-27|Duty cycle correction circuit
    US4023050A|1977-05-10|Logic level converter
    JP5229218B2|2013-07-03|スイッチング容量生成回路、電圧制御発振器、及びｌｃバンドパスフィルター
    US6285264B1|2001-09-04|Crystal oscillator with frequency trim
    US5767726A|1998-06-16|Four terminal RF mixer device
    US7705686B2|2010-04-27|Injection-locked frequency divider
    US6856180B1|2005-02-15|Programmable loop bandwidth in phase locked loop | circuit
    KR100570188B1|2006-04-11|반도체 집적회로장치
    US7010287B2|2006-03-07|Quadrature signal generator with feedback type frequency doubler
    US8164361B2|2012-04-24|Low power complementary logic latch and RF divider
    US6639447B2|2003-10-28|High linearity Gilbert I Q dual mixer
    EP1490961B1|2015-03-11|Linearity improvement of gilbert mixers
    US6850120B2|2005-02-01|Semiconductor device including semiconductor element of high breakdown voltage
    US6469585B1|2002-10-22|Low phase noise ring-type voltage controlled oscillator
    同族专利:
    公开号 | 公开日
    JPS5568711A|1980-05-23|
    US4366398A|1982-12-28|
    JPS5839409B2|1983-08-30|
    EP0020778B1|1983-12-07|
    DE2966471D1|1984-01-12|
    EP0020778A4|1981-03-24|
    EP0020778A1|1981-01-07|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS5333494Y2|1973-05-26|1978-08-17|||
    JPS5376719A|1976-12-20|1978-07-07|Fujitsu Ltd|Output buffer circuit with tri-state control|US5221910A|1990-10-09|1993-06-22|Sgs-Thomson Microelectronics S.A.|Single-pin amplifier in integrated circuit form|JPS5646286B2|1973-06-28|1981-11-02|||
    US4014068A|1975-04-03|1977-03-29|The Hoover Company|Brush mounting and torsion spring support for powered nozzle|
    JPS51122359A|1975-04-18|1976-10-26|Hitachi Ltd|Amplifier|
    JPS51130150A|1975-05-07|1976-11-12|Nec Corp|Oscillation circuit|
    JPS525204A|1975-07-01|1977-01-14|Seiko Epson Corp|Hearing aid|
    JPS533154A|1976-06-30|1978-01-12|Seiko Instr & Electronics Ltd|Oscillation circuit of electronic watch|
    JPS5334448A|1976-09-10|1978-03-31|Seiko Instr & Electronics Ltd|Oscillating circuit|
    US4201945A|1977-05-20|1980-05-06|Sanyo Electric Co., Ltd.|Phase comparing apparatus|JPS6363134B2|1981-08-13|1988-12-06|||
    US4481432A|1982-06-07|1984-11-06|Fairchild Camera & Instrument Corp.|Programmable output buffer|
    JPS6149209U|1984-09-03|1986-04-02|||
    JPH031702Y2|1985-03-07|1991-01-18|||
    JPH0541283Y2|1989-08-23|1993-10-19|||
    JPH0618805U|1992-08-24|1994-03-11|順司 重田|調理器用受け皿カバー|
    JP2694810B2|1994-12-21|1997-12-24|日本電気株式会社|演算増幅器|
    JP3529212B2|1995-12-12|2004-05-24|シャープ株式会社|反転増幅回路|
    CN102684616B|2012-05-09|2015-08-26|惠州市正源微电子有限公司|采用cmos工艺实现的射频功率放大器|
    法律状态:
    1980-05-29| AK| Designated states|Designated state(s): US |
    1980-05-29| AL| Designated countries for regional patents|Designated state(s): DE FR GB |
    优先权:
    申请号 | 申请日 | 专利标题
    JP53142533A|JPS5839409B2|1978-11-17|1978-11-17||
    JP78/142533||1978-11-17||DE7979901519T| DE2966471D1|1978-11-17|1979-11-06|Amplifier circuit|
    [返回顶部]